Можно ли узнать цену одного нейроморфного ответа в джоулях, не разрезая дорожки питания и не веря цифре TOPS на слайде? BrainBoard1500 обещает вывести этот вопрос из лаборатории прямо в связку MCU, QSPI и сопроцессора: на плате размером 22.9 × 22.9 мм предусмотрены два канала наблюдения за её собственным питанием. →
Пропуск нулевых коэффициентов в VectorBlox 3.0 сокращает вычисления и обращения к памяти при запуске разреженных CNN на PolarFire FPGA и PolarFire SoC. Для неструктурированной sparsity ускоритель хранит ненулевые веса с индексами, а structured compression группирует удаление блоками и упрощает адресацию. Заявление «до 2× быстрее» относится к подходящим сетям: открытая документация не раскрывает модель, плотность, частоту, мощность и точность для этого результата. →
С 8 июля 2026 года Microchip открывает неограниченные установки MPLAB XC Pro для PIC, AVR, dsPIC и SAM, включая уровни оптимизации O0–O3, Os и mpa — это упрощает сборки в CI, на параллельных стендах и в учебных лабораториях. Бесплатным также становится MPLAB ML Development Suite с экспортом моделей в код прошивки через MPLAB X IDE и VS Code. Сертификационные артефакты для safety-проектов остаются отдельным платным продуктом. →
На плате 36 × 18 мм за заявленные $50 совмещены RP2354 и FPGA Efinix Trion T8F49 на 7 384 логических элемента, рассчитанные на firmware и детерминированную параллельную обработку сигналов. К гребёнкам напрямую выведены 18 линий FPGA и шесть линий MCU, что подходит для интерфейсов, генераторов протоколов и DSP-конвейеров. Прикладной обмен ограничен узким последовательным каналом без MISO: для потоковых выборок и кадров потребуется отдельная архитектура передачи. →