Forgix: RP2354 + FPGA за $50 в breadboard-формате
На 36 × 18 mm разместились RP2354, FPGA Efinix Trion T8F49 на 7 384 логических элемента и 16-Mbit PSRAM, а цена Forgix заявлена на уровне $50. Большинство контактов гребёнок выведено прямо к FPGA, поэтому плата рассчитана на собственные цифровые интерфейсы и жёстко синхронную логику. Главный компромисс определяется узким последовательным каналом между микроконтроллером и fabric.
Adiuvo Engineering начала поставки Forgix — компактной платы формата 36 × 18 mm с микроконтроллером Raspberry Pi RP2354 и FPGA Efinix Trion T8F49. Заявленная цена составляет $50, не включая налоги и доставку. Габариты и две боковые гребёнки ориентированы на монтаж в макетные платы и небольшие приборы, где требуются одновременно обычная firmware-логика и детерминированная обработка сигналов в FPGA.
Trion T8F49 содержит 7 384 logic elements, 122.88 Kbit встроенной SRAM и восемь аппаратных умножителей 18 × 18. Такого объёма недостаточно для крупных видеотрактов или сложных SDR-ядер, однако он подходит для параллельных автоматов, генераторов протоколов, измерителей интервалов, формирователей импульсов, кодеров, простых DSP-конвейеров и аппаратных фильтров. На гребёнки выведены 18 линий FPGA и шесть линий RP2354. Это заметно меняет роль ПЛИС: она получает прямой доступ к внешней периферии вместо работы исключительно как внутренний ускоритель MCU.
RP2354 несёт 2 MB встроенной flash-памяти и 520 KB SRAM. Две процессорные единицы могут исполнять код Arm Cortex-M33 либо Hazard3 RISC-V в выбранной конфигурации. На плате также установлены QSPI PSRAM APS1604M объёмом 16 Mbit, USB-C, RGB-светодиод, кнопка и колодка Tag-Connect TC2030 для SWD. PSRAM подключена к RP2354, поэтому FPGA не получает прямого внешнего буфера. Для потоковой задачи с крупными блоками данных придётся закладывать собственную память на FPGA-I/O либо учитывать задержки и пропускную способность обмена через микроконтроллер.
Конфигурацию Trion выполняет RP2354 по passive-SPI: используются CS, SCK, MOSI, nRESET и сигналы состояния CDONE/nSTATUS. Частота загрузочного интерфейса составляет 8 MHz. Предустановленный UF2-загрузчик принимает образ через USB и передаёт его в FPGA; производитель публикует исходники платы, loader и RTL-пример. Битстрим допускает потоковую передачу, поэтому его размер не обязан укладываться в оперативную память MCU.
Топология соединения определяет и ключевое ограничение конструкции. В конфигурационной обвязке отсутствует MISO от FPGA к RP2354, следовательно, эти линии нельзя считать готовой полнодуплексной SPI-шиной для прикладного трафика. После конфигурации выводы можно переназначать: в практическом разборе на них был поднят UART. Для регистров управления, телеметрии и редких команд этого достаточно. Непрерывная передача выборок, кадров или результатов широкого DSP-конвейера потребует отдельной архитектуры обмена.
Forgix занимает нишу между PIO у RP2354 и отладочными FPGA-платами с более крупной fabric. Двенадцать PIO state machines микроконтроллера остаются удобны для последовательных протоколов, но FPGA добавляет произвольную комбинационную логику, параллельные конвейеры, BRAM и DSP-блоки. Ценность платы будет зависеть от качества питания, реальных частот I/O и доступности инструментов Efinix; независимых измерений этих параметров пока не опубликовано.