Microchip открыл регистрацию на PolarFire FPGA Design Contest 2026
До 25 команд в каждом из трёх треков PolarFire FPGA Design Contest 2026 могут получить отладочные комплекты для создания аппаратных ускорителей на FPGA и SoC. Заявки принимают до 3 октября 2026 года; финальная работа должна включать исходники, файлы проекта и демонстрацию. Участники передают Microchip и DigiKey бессрочную безотзывную лицензию на использование материалов, а заявки из России правила конкурса исключают. →
Самодельный RISC-V-процессор разогнал Doom с 0,7 до 15–20 FPS
15–20 FPS в Doom выжал самодельный RISC-V soft-core на FPGA после доработки кэш-подсистемы и повышения частоты до 125 МГц — исходная версия показывала около 0,7 FPS. Раздельные I-cache и D-cache скрыли задержку DDR3 в 30–60 тактов, видеобуфер перенесли в BRAM, а аппаратное умножение сократило нагрузку на ядро. Финальный сбой обнаружился в прошивке: отсутствие volatile у MMIO-таймера ломало работу оптимизированной игры. →
USB-PD селектор без дисплея: CH224K плюс десятицентовый RISC-V
Перестановка трёх входов CFG у CH224K превращает четыре из пяти положений USB-PD селектора в ошибочные запросы: индикация 5 В выбирает 12 В, 12 В — 20 В, а режимы 15 и 20 В — 5 В. Единственным корректным остаётся 9 В, где все CFG имеют нулевой уровень. Для нагрузки, подключённой прямо к VBUS, такой дефект создаёт риск перенапряжения; исправление требует сверить распиновку микросхемы с платой и прошивкой. →
8192 RISC‑V MCU как “GPU”, который ест киловатты
8192 микроконтроллеров CH570 уже объединены в модульный кластер Ultracluster GPU, где каждый узел управляет собственным RGB-светодиодом, а обмен строится через иерархию SPI и управляющих плат. Упрощённая оценка даёт около 270 Вт только на MCU; масштабирование до 65 536 узлов выводит систему к 2,16 кВт и 655 А при 3,3 В. При таких токах разводка питания, DC/DC-каскады и синхронизация кадра становятся частью вычислительной архитектуры. →
ESP32-C6 получил «BIOS»: payload-архитектура, ABI и network boot на микроконтроллере
ESP32-C6 получил модульную firmware-архитектуру с постоянным базовым образом и RISC-V payload’ами размером 2–10 КиБ, которые запускаются из RAM или XIP-области flash. HTTP-загрузка по Wi‑Fi, web-настройка и ABI системных вызовов превращают микроконтроллер в платформу для сменных bare-metal сценариев. При этом разметка 8 МиБ flash содержит только один OTA-слот, поэтому заявленный A/B rollback пока не соответствует конфигурации разделов. →