EdigE

Microchip открыл регистрацию на PolarFire FPGA Design Contest 2026

Microchip начала приём заявок на PolarFire FPGA Design Contest 2026: до 25 команд в каждом из трёх треков могут получить отладочные комплекты для разработки ускорителей. Финальная работа должна включать исходники, файлы проекта и демонстрацию, однако условия конкурса дают Microchip и DigiKey бессрочные права на использование материалов. Для заявок из России установлен прямой запрет.

Самодельный RISC-V-процессор разогнал Doom с 0,7 до 15–20 FPS

Задержка внешней DDR3 в 30–60 тактов превратила запуск Doom на самодельном FPGA-процессоре в задачу про кэши, арбитраж и синхронизацию доменов. Раздельные I-cache и D-cache, аппаратное умножение и однократный доступ к кэшу на hit подняли заявленную частоту кадров с 0.7 до 15–20 FPS. Финальная ошибка оказалась в объявлении MMIO-таймера для оптимизирующего компилятора.

USB-PD селектор без дисплея: CH224K плюс десятицентовый RISC-V

Однокнопочный селектор USB-C Power Delivery с режимами 5, 9, 12, 15 и 20 В оказался электрически противоречивым: опубликованные соединения CFG у CH224K расходятся с официальной распиновкой микросхемы. В результате светодиодная индикация способна показывать одно напряжение, тогда как заряднику отправляется другой запрос. Ошибка затрагивает четыре из пяти заявленных положений.

USB POWER DELIVERY · 19 июл. 2026 г.

8192 RISC‑V MCU как “GPU”, который ест киловатты

Кластер из 8192 микроконтроллеров CH570 уже собран на модульных платах с общей backplane, но расчётные 2.16 кВт относятся к следующему масштабу — 65 536 вычислительным узлам. Проект превращает питание, разводку и обмен данными в главную часть графической архитектуры. На одной только оценке тока видно, почему «микроконтроллер на пиксель» быстро упирается в силовую электронику.

ESP32-C6 получил «BIOS»: payload-архитектура, ABI и network boot на микроконтроллере

OpenC6 BIOS переносит на ESP32-C6 схему с постоянной базовой прошивкой и небольшими RISC-V payload’ами, которые можно исполнять из RAM или из выделенной XIP-области flash. Проект заявляет HTTP-загрузку по Wi‑Fi, настройку через web-интерфейс и управление частотой 80, 120 или 160 МГц. Фактическая разметка 8-МиБ flash при этом раскрывает ограничение заявленного OTA-rollback.