8192 RISC‑V MCU как “GPU”, который ест киловатты
Кластер из 8192 микроконтроллеров CH570 уже собран на модульных платах с общей backplane, но расчётные 2.16 кВт относятся к следующему масштабу — 65 536 вычислительным узлам. Проект превращает питание, разводку и обмен данными в главную часть графической архитектуры. На одной только оценке тока видно, почему «микроконтроллер на пиксель» быстро упирается в силовую электронику.
bitluni собрал первую ступень Ultracluster GPU из 8192 микроконтроллеров WCH CH570. Платы-blade вставляются в общую backplane, а каждый вычислительный узел получил собственный RGB-светодиод. Светящаяся матрица пока служит наглядным выходом для распределённой системы, которую автор развивает в сторону адресной пиксельной поверхности.
В основе каждого узла лежит 32-битное ядро QingKe RISC-V3C с частотой до 100 МГц. CH570 реализует набор RV32IMBC с фирменными расширениями WCH, содержит 256 KB Flash и 12 KB SRAM. Буквы F, V и A в заявленном ISA отсутствуют: аппаратственных операций с плавающей точкой, RISC-V-векторов и стандартных атомарных инструкций у этого микроконтроллера нет. Поэтому вычислительная модель кластера строится вокруг коротких локальных задач и строго организованной доставки данных, а не вокруг привычного программируемого графического конвейера.
Топология разбита на иерархические уровни. Группы микроконтроллеров объединяются управляющими узлами, для обмена используется SPI, дальнейшая работа предполагает задействовать DMA. Такое дерево уменьшает число прямых соединений к центральному контроллеру, однако вводит собственный набор ограничений: полоса SPI делится между дочерними платами, латентность растёт с глубиной иерархии, а обновление кадра требует синхронизировать передачу, локальную обработку и вывод во всех ветвях.
Самая показательная часть проекта — энергетический масштаб. Часто упоминаемые 655.36 А при 3.3 В и около 2.16 кВт получаются для будущей конфигурации из 65 536 MCU при грубом допущении 10 мА на один чип. Такое число узлов покрывает 320×200 пикселей с запасом. Это расчёт для полной матрицы, а не измеренное потребление уже показанной сборки из 8192 контроллеров.
Для 8192 MCU та же упрощённая модель даёт 81.92 А и примерно 270 Вт только на сами микроконтроллеры. В эту цифру не входят светодиоды, управляющая логика, преобразователи, потери в проводниках и токи переходных процессов. В проекте применяется 3-кВт ATX-блок Corsair, но его номинал описывает запас источника, а не фактическую мощность стенда.
Именно распределение низковольтного питания становится здесь сопоставимо сложным с вычислениями. Сотни ампер на 3.3 В означают чувствительность к сопротивлению разъёмов, дорожек backplane и переходных отверстий; падение даже в десятки милливольт на ветви превращается в проблему запаса по питанию. Потребуются локальные DC/DC-каскады, ёмкости у нагрузки, управляемый запуск и аккуратное распределение обратных токов. Кластер из дешёвых MCU показывает физическую цену экстремального параллелизма: число ядер масштабируется вместе с током, межсоединениями и сложностью прошивки всей иерархии.