Восемь радиоканалов полезны фазированной решётке лишь тогда, когда каждый отсчёт приходит в один и тот же физический момент. ADI предлагает собирать такую систему из RF-SOM и carrier-платы, вынося готовые трансиверы, FPGA-интерфейсы и часть синхронизации в модуль. Самая упрямая часть задачи остаётся на стыке модулей: общий такт, SYSREF, джиттер и дрейф фазы. →
Две разнесённые LTE-полосы обычно тянут за собой два приёмных тракта: свои смесители, фильтры, АЦП и поток данных в FPGA. В архитектуре 2016 года общий high-IF сигнал попадает в один GSPS-преобразователь, а четыре встроенных DDC сами вырезают нужные каналы и гасят скорость JESD204B. Красота идеи в том, что узкое радио начинается уже внутри АЦП. →