Один АЦП разрезал два LTE-диапазона внутри кристалла

У широкополосного АЦП есть странная суперсила: он способен сначала проглотить большой кусок спектра, а затем внутри собственного кристалла превратить его в несколько аккуратных узкополосных потоков. В разборе Umesh Jayamohan для AD9680 эта идея применена к двум TDD LTE-полосам: Band 34, 2010–2025 MHz, и Band 39, 1880–1920 MHz.

Общий тракт заканчивается на широкой ПЧ

Снаружи схема всё ещё выглядит как радиоприёмник. Диплексер, LNA, полосовые фильтры, общий гетеродин и смеситель переносят RF в широкую высокую ПЧ; VGA и LPF готовят сигнал к оцифровке. Именно после этого общего high-IF тракта двухканальный 14-битный AD9680 с частотой до 1.25 GSPS получает спектр. Его заявленная usable full-power входная полоса составляет 2 GHz, однако в описанном примере это запас для ПЧ, а не разрешение подключить LTE-антенну прямо к входу АЦП.

В каждом канале AD9680 размещены два цифровых процессора, всего до четырёх DDC на микросхему. В DDC 12-битный NCO сдвигает выбранную полосу вниз по частоте, а до четырёх half-band-фильтров последовательно сужают её. При частоте дискретизации 1 GSPS децимация ×8 оставляет 125 MSPS. FPGA получает уже четыре полезных real-потока вместо гигаотсчётов широкой ПЧ и может заниматься синхронизацией, канальным DSP либо дальнейшей пакетизацией.

DDC вырезает канал до SERDES

Самый осязаемый эффект возникает на разъёме между АЦП и FPGA. Без децимации два преобразователя с transport word N′ = 16 и кодированием 8b/10b требуют при четырёх JESD204B lane по 10 Gbit/s на lane. Для четырёх real DDC с децимацией ×8 автор приводит конфигурации с одной lane по 10 Gbit/s либо двумя по 5 Gbit/s. Так внутренняя фильтрация определяет число нужных SERDES и разводку платы ещё до выбора FPGA.

Схема не отменяет то, от чего обычно прячутся за красивой блок-диаграммой. Общий LNA, mixer и VGA теперь одновременно принимают весь набор полезных сигналов и блокеров. Их линейность, интермодуляция, фильтрация до АЦП и карта алиасов определяют, доберутся ли обе полосы до DDC без загрязнения. Джиттер генератора ухудшает SNR широкого high-IF, а подавление образов NCO и полоса цифровых фильтров требуют частотного плана, рассчитанного для конкретной ПЧ.

Блокеры остаются общей проблемой

Поэтому формула «один АЦП вместо двух радиотрактов» описывает топологию, а не исчезновение аналоговой части. Она сокращает число параллельных IF-цепочек и переносит селекцию каналов в преобразователь. Цена — сложный общий фронтенд, корректный JESD204B transport layer и дисциплина в clock tree. Аппаратная работа AD9680 по JESD204B с FPGA подтверждается как открытым HDL-проектом ADI DAQ2, так и hardware checkout IP-ядра Altera.

Это архивная инженерная идея, впервые опубликованная в августе 2016 года, а не новый продукт 2026-го. Первая часть статьи предлагает архитектуру и расчёт интерфейса; обещанные измерения двухдиапазонного тракта в ней отсутствуют. Именно поэтому она хорошо читается как чертёж границы: в какой момент широкополосный АЦП перестаёт быть оцифровщиком и начинает выполнять работу части цифрового приёмника.

Архивная схема с живой границей