ADI собирает широкополосный SDR из стыкуемых RF-модулей

У многоканального приёмника есть странная граница: добавить ещё один радиотракт сравнительно легко, заставить его видеть мир одновременно с соседним гораздо труднее. Для MIMO, пеленгации и фазированной решётки недостаточно получить поток IQ из каждого АЦП. Каналы должны разделять частотную и временную опору, предсказуемо стартовать и сохранять фазовые отношения при нагреве, перезапуске линков и смене режима.

Радиоканал как вставной модуль

В первой части материала Scaling the RF Digitizer Subsystem компания ADI предлагает упаковать значительную часть этой задачи в RF-SOM. Такой модуль несёт RF-трансиверы, преобразование, FPGA-логику и проверенный цифровой тракт, а carrier-плата отвечает за питание, внешние интерфейсы, соединение нескольких модулей и распределение синхросигналов. Замысел особенно понятен на ADRV9009-ZU11EG: два трансивера ADRV9009 дают 4 Tx, 4 Rx и 4 observation-Rx в диапазоне 75–6000 МГц. Установка второго SOM на совместимую carrier-плату расширяет систему до 8 Tx и 8 Rx без проектирования второго RF-фронтенда с нуля.

Упакованный модуль не отменяет физику потока данных. В HDL-референсе ADRV9009-ZU11EG одна из конфигураций JESD204B использует 9.83 Гбит/с на линию; Rx оцифровывает с частотой 245.76 MSPS, Tx и observation-пути работают на 491.52 MSPS. Carrier должен довести такие линии до FPGA без разрушения глаза, обеспечить питание и отвести тепло, затем выгрузить результат через PCIe Gen3 x8, 10/40GbE либо собственный FMC-узел. «Модульность» здесь означает повторно используемую и уже проверенную границу, а не исчезновение требований к разводке.

Общая эпоха для всех АЦП

Самое интересное скрыто в тактовом дереве. Документация multi-SOM синхронизации строит его вокруг HMC7044, локальных VCXO, PLL и общего SYNC. SYSREF задаёт одинаковую эпоху для конвертеров и JESD-линков, а выравнивание выходных фаз тактового распределителя делает старт отсчётов детерминированным. ADI заявляет субнаносекундное выравнивание при такой схеме. В опубликованном обзорном материале нет осциллограмм остаточного skew, фазовой ошибки, интегрального джиттера либо EVM многомодульной сборки, поэтому это следует читать как свойство заявленной архитектуры, требующее лабораторной проверки в конкретной плате.

Детерминированная задержка JESD ещё не гарантирует когерентный RF. Close-in phase noise, шум и маршрутизация reference/LO, PVT-разброс, паразитная связь, тепловой дрейф и внутренняя калибровка трансиверов способны медленно раздвигать фазу каналов уже после успешного запуска линков. Именно поэтому SOM меняет характер проекта: команда может начать с готового широкополосного радиоблока и направить время на измерение того, что определяет качество радара или антенной решётки, — межканальной фазы, EVM, спектральной чистоты, устойчивости к температуре и повторяемости синхронизации после перезапуска.

Когерентность начинается после JESD

Материал ADI ценен как карта инженерной границы. RF-фронтенд, быстрые конвертеры и FPGA теперь можно получить в компактном узле, но общая физическая шкала времени остаётся свойством всей системы. Она возникает в кабелях тактирования, PLL, разъёмах, слоях carrier-платы и процедуре верификации, а не в названии SOM.