Поток с АЦП обычно проходит через FPGA, системную память, сетевой стек ОС и сетевую карту, прежде чем уйти в кабель. Orthogone предлагает собрать сетевой тракт прямо в fabric: MAC/PCS до 100GbE, аппаратную обработку L2–L4 и PCIe DMA. Для SDR и многоканального digitizer это позволяет сделать Ethernet продолжением DSP-конвейера. →
До 25 команд в каждом из трёх треков PolarFire FPGA Design Contest 2026 могут получить отладочные комплекты для создания аппаратных ускорителей на FPGA и SoC. Заявки принимают до 3 октября 2026 года; финальная работа должна включать исходники, файлы проекта и демонстрацию. Участники передают Microchip и DigiKey бессрочную безотзывную лицензию на использование материалов, а заявки из России правила конкурса исключают. →
180 фс RMS — типовой интегральный джиттер DSA504RT в integer-режиме при 100 МГц и полосе 12 кГц–20 МГц. Один радиационно-стойкий генератор формирует до шести фазосогласованных дифференциальных или 12 однополярных тактов, поддерживая LPHCSL, LVDS, LVPECL и LVCMOS. В fractional-режиме джиттер составляет 380 фс RMS; для SEL заявлен порог ниже LET 78 MeV·cm²/mg, а стойкость до 50 krad(Si) пока обозначена как целевая. →