Microchip DSA504RT: шесть синхронных тактов для космического железа из одного rad‑tol чипа

180 фс RMS — типовой интегральный джиттер DSA504RT в integer-режиме при 100 МГц и полосе 12 кГц–20 МГц. Генератор Microchip раздаёт до шести дифференциальных или 12 однополярных тактовых линий, сводя синтез, деление и буферизацию к одному радиационно-стойкому узлу. Существенная оговорка лежит в fractional-режиме, где типовой джиттер вырастает до 380 фс.

Microchip представила DSA504RT, программируемый генератор тактовых частот для бортовой аппаратуры. Микросхема принимает внешнюю опорную частоту и формирует до шести фазосогласованных дифференциальных выходов. Каждый канал настраивается под LPHCSL, LVDS или LVPECL; при выборе LVCMOS шесть буферов превращаются в 12 однополярных выходов. Допускается смешанная конфигурация форматов, что упрощает тактирование FPGA, процессоров, интерфейсных PHY и измерительных модулей с различными электрическими уровнями.

Архитектура построена вокруг аналоговой PLL, двух fractional divider, двух integer divider, кроссбара и индивидуальных делителей после него для каждого выхода. Такая структура позволяет получать несколько частот из одной опоры и сохранять заданные фазовые соотношения внутри дерева тактирования. Дифференциальный вход CLKIN работает в диапазоне 10–250 МГц, LVCMOS-вход ограничен 10–200 МГц. Для выходов заявлены диапазоны 0.35–250 МГц в режиме LPHCSL, 0.35–662 МГц для LVDS и LVPECL, 0.35–200 МГц для LVCMOS.

Наиболее сильная цифра в предварительном datasheet относится к строго определённому режиму: 180 фс RMS в integer mode при одном активном LPHCSL-выходе частотой 100 МГц и интегрировании от 12 кГц до 20 МГц. Для fractional mode при тех же базовых условиях приведены 380 фс RMS. Разница объясняется работой дробного делителя: он достигает более гибкого frequency plan ценой дополнительного фазового шума и модуляционных составляющих. Эти значения нельзя напрямую переносить на синхронизацию высокоскоростных АЦП, SerDes или нескольких FPGA: итоговый бюджет определяют спектр шума опоры, режим PLL, число нагруженных выходов, топология разводки, нагрузка и перекрёстные помехи.

DSA504RT поддерживает spread-spectrum clocking через fractional-делители. Доступны center spread ±2.5% и down spread от 0 до −2.5% с шагом 0.1%; частота модуляции лежит в пределах 30–33 кГц. В документации также заявлены параметры для PCIe Gen1–Gen7. Соответствие этому классу интерфейсов относится к профилям референс-клока и не отменяет проверку SSC, терминаторов, частотного плана и требований конкретной пары root complex и endpoint.

Радиационная часть пока описана предварительными характеристиками. Для защёлкивания SEL заявлен порог ниже LET 78 MeV·cm²/mg при температуре 125 °C. Стойкость к суммарной ионизирующей дозе обозначена как целевая до 50 krad(Si) по ESCC-22900. Формулировка targeted оставляет границу квалификации открытой: для конкретной орбиты потребуются данные о деградации параметров после облучения, дозовой скорости, смещениях во время теста и сечениях функциональных сбоев SET и SEU. В открытой документации такие кривые и статистика отсутствуют.

Микросхема выпускается в VQFN28 размером 4×4 мм и герметичном CQFP32 размером 16×16 мм. Рабочий диапазон температуры окружающей среды указан от −55 до +115 °C, предельная температура перехода составляет +125 °C. Конфигурация доступна по I²C; в кратком описании изделия упоминается также SPI. Документ имеет статус Preliminary, а поставки ограничены семплами. Для космических clock tree DSA504RT интересен сокращением числа отдельных синтезаторов и буферов, однако радиационный и фазошумовой запас придётся подтверждать на уровне полного тракта и профиля миссии.