2D-транзисторы впервые собрали в CMOS-подобную пару на 300-мм пластине
На одной 300-мм пластине изготовлена квазикомплементарная пара из MoS₂-nFET и WSe₂-pFET с contacted poly pitch 50 нм. Критерий Imax/Imin выше 10⁵ выполнили более 94% протестированных структур, однако этот результат характеризует отдельные транзисторы, а параметры контактов и разброс по пластине ещё определят ценность маршрута.
imec, ASML и TSMC представили технологический маршрут для совместной интеграции 2D-транзисторов обеих полярностей на 300-мм кремниевой пластине. В демонстраторе канал nFET выполнен из дисульфида молибдена MoS₂, pFET — из диселенида вольфрама WSe₂. Работа представлена на симпозиуме IEEE/JSAP VLSI 2026 как quasi-CMOS: рядом сформированы транзисторы n- и p-типа, но логическая ячейка, инвертор или SRAM в публикации не показаны.
Ключевая геометрическая метрика процесса — contacted poly pitch 50 нм. Это шаг между повторяющимися затворно-контактными элементами, влияющий на плотность будущей логики; к длине канала его приравнивать нельзя. Для отдельных структур заявлена длина канала 28 нм, активная ширина до 75 нм и эквивалентная толщина диэлектрика затвора около 2 нм. В опубликованных передаточных характеристиках приведены токи порядка 100 мкА/мкм для WSe₂-pFET и 26–27 мкА/мкм для MoS₂-nFET.
Маршрут построен вокруг reverse-TFT последовательности. EUV-литография формирует плотный рисунок на 300-мм пластине, затем двумерный материал переносят в заранее подготовленные вольфрамовые траншеи. Каналы при этом поступают методом переноса с кристалла либо малой пластины, а дальнейшая обработка выполняется фабричными 300-мм инструментами. Такой нюанс отделяет результат от сценария прямого выращивания однородной TMD-плёнки по всей площади пластины: продемонстрирована масштабируемая интеграция перенесённого материала, а задача wafer-scale синтеза канала остаётся отдельной технологической проблемой.
Проверенная авторами доля работоспособных транзисторов превышает 94%. Условием служило отношение максимального тока к минимальному Imax/Imin свыше 10⁵. Метрика подтверждает, что большая часть измеренных структур сохраняет управляемое переключение и малый ток закрытого состояния, но производственным выходом микросхем она не является. Публичные материалы пока не содержат полной карты пластины, распределений порогового напряжения, контактного сопротивления, данных по долговременной стабильности и статистики цепочек из множества транзисторов.
Сочетание атомарно тонкого канала, малой электростатической длины и сравнительно низкотемпературной интеграции делает TMD-транзисторы кандидатами для размещения в верхних уровнях металлизации и на обратной стороне кристалла. Для таких вариантов критичны тепловой бюджет, сопротивление контактов и совместимость с уже изготовленной CMOS-логикой. Показанный процесс переводит эти вопросы из области единичных лабораторных образцов к измерениям на 300-мм носителе, хотя до полноценной комплементарной платформы с предсказуемой схемной статистикой остаётся несколько технологических этапов.