После включения FPGA читает из флеш-памяти последовательность битов, которая физически соединяет LUT, триггеры и проводники кристалла. Для Tang Nano 20K эту последовательность теперь можно получить из Verilog и загрузить в плату без IDE Gowin: открытая цепочка дошла до .fs-битстрима. APIO собирает вокруг неё симуляцию, линтинг и прошивку в повторяемую команду. →