Кадр может уйти из DDR через AXI DMA в programmable logic и зажечь картинку на ST7789 — зрелище убедительное. Но у этой панели нет линии MISO: дисплей принимает биты, не возвращая ни одного. В проекте переноса Verilog SPI IP на Zynq-7020 именно это превращает красивый демонстратор TX-тракта в урок о том, где заканчивается доказательство работы интерфейса. →