TIDE переписывает будущее FPGA, не сдвигая уже выданные такты

В квантовом эксперименте контроллер должен жить сразу в двух временах. Один импульс уже ушёл к установке, следующий ждёт своего такта, а результат измерения требует немедленно изменить дальнейшую последовательность. Если в этот момент переписывать программу без ограждений, новая ветка способна задеть событие, которое схема уже обещала выдать в строго определённый момент.

Авторы TIDE сформулировали гарантию прямо на этой границе: прошлое расписание остаётся неизменным, редактируется только ещё не принятая часть будущего. Реализация на FPGA Xilinx ZCU102 отделяет поток полных дескрипторов событий от памяти исполняемой программы. Как только дескриптор с отметкой времени и данными принят в отдельную очередь конкретного канала, дальнейшие переходы, остановки ядра и правки программы уже не могут изменить ни его время, ни содержимое. Очередь здесь служит физически понятной чертой: с одной стороны живёт программа, которую ещё разрешено переписать, с другой — обязательство перед выходным интерфейсом.

TIDE предлагает два способа вмешательства. DIPU меняет параметр одного будущего подходящего события: например, амплитуду или иной аргумент заранее подготовленного импульса. DISO работает с самой последовательностью инструкций: заменяет участок, логически удаляет его либо направляет выполнение в заранее выделенную область расширения. Вставка не сдвигает код в памяти; компилятор должен заранее оставить место и обеспечить безопасную точку перехода. Инструкции с относительной адресацией и ранние переходы поэтому требуют специальной обработки либо исключаются.

Внутренний счётчик времени и логика выдачи работают на 425 MHz, что даёт шаг 2.353 ns; управляющее ядро и модуль инструкций — на 250 MHz. В проверенной конфигурации есть десять каналов событий: два триггерных, четыре канала данных и четыре канала параметров формы сигнала. На каждом стоит FIFO глубиной 32 записи. Авторы сообщают, что при готовности принимающей стороны все дескрипторы, попавшие в очередь хотя бы за один такт 425-MHz домена до своей метки времени, были выданы ровно в назначенный такт на зарегистрированном интерфейсе valid–ready.

Особенно наглядна цена переписывания непрерывного фрагмента. Для замены L инструкций авторы получили задержку L+5 тактов домена обновления, а локальная пауза выборки достигала L+4 тактов. Это не магическая мгновенная правка: TIDE проверяет, насколько далеко счётчик программы находится от изменяемого участка. Слишком близкую замену отвергает, более далёкую исполняет с защитой локальной выборки или запускает в фоне. В 125 испытаниях замены авторы не увидели исполнения смеси старой и новой версии участка.

Работа доказывает дисциплину цифрового слоя, а не готовый контур управления кубитом. Измерения сделаны встроенным генератором трафика и логическим анализатором внутри FPGA; внешние АЦП и ЦАП, формирование RF-волны, джиттер электрических фронтов на выводах, межканальный skew платы и задержка вычисления обратной связи в эксперимент не входят. Тем не менее сама идея полезна далеко за пределами квантовых установок: любой контур, где решение должно менять будущую траекторию, сохраняя уже обещанные моменты срабатывания, получает явную аппаратную границу ответственности.

Источники: первичный препринт Xiaoqin Luo, Jiayun Song и Xiaolu Su, arXiv:2608.15173, 15 августа 2026 года — arXiv:2608.15173. Полное описание архитектуры, методики и ограничений — arXiv:2608.15173. PDF с исходными схемами и графиками — arXiv:2608.15173.