Microchip выпустила dsPIC33AK256MPS306 с шагом PWM 78 пс
Шаг позиционирования фронтов PWM у dsPIC33AK256MPS306 достигает 78 пс, а три 12-битных SAR-АЦП работают со скоростью до 40 Мвыб/с каждый. Такая связка рассчитана на быстрые контуры DC/DC-преобразователей, SiC/GaN-силовых каскадов и электроприводов. Цена высокой интеграции проявляется в ограничениях ранних ревизий кристалла и зависимости реальной динамики контура от джиттера, ENOB и задержек аналогового тракта.
Microchip вывела в серийное производство цифровой сигнальный контроллер dsPIC33AK256MPS306 для управления импульсными источниками питания, силовыми преобразователями и электроприводами. Кристалл объединяет 200-МГц 32-битное ядро dsPIC33A, PWM с механизмом Fine Edge Placement, три быстрых АЦП и аналоговые узлы защиты. Устройство выпускается в 64-выводных корпусах, включая VQFN 9 × 9 мм.
Заявленные 78 пс относятся к минимальному шагу позиционирования фронта PWM. Эта величина не описывает абсолютную временную точность импульса: итог определяют джиттер тактирования, нелинейность механизма FEP, задержки драйверов затворов и силового каскада. В контроллере предусмотрены четыре комплементарные пары PWM, всего восемь выходов. Такая конфигурация подходит для многофазных DC/DC, мостовых топологий, LLC-преобразователей и FOC-управления двигателями, где требуется синхронизировать выборку тока с переключением ключей.
Аналоговая подсистема включает три 12-битных SAR-АЦП со скоростью до 40 Мвыб/с на каждый модуль и до 14 внешних аналоговых входов. Входы разделяют ресурсы трех преобразователей, поэтому указанная скорость не распространяется одновременно на все 14 каналов. Накопление и передискретизация позволяют формировать результат разрядностью до 16 бит, исходные преобразования при этом остаются 12-битными.
Для аппаратной реакции на аварийные режимы предусмотрено до пяти высокоскоростных компараторов. Microchip указывает задержку 5 нс, однако в краткой документации отсутствуют условия измерения, величина перегрузки входа и разделение на типовое и максимальное значения. Аналоговый тракт также содержит три операционных усилителя с полосой 100 МГц, 12-битные PDM-ЦАП для формирования опорных уровней и slope compensation, а также до двух буферизованных выходов ЦАП. Такая периферия позволяет замкнуть защиту по току и часть регулирования внутри кристалла, сокращая задержку между измерением и изменением PWM.
Ядро снабжено аппаратной поддержкой вычислений с одинарной и двойной точностью, объем памяти достигает 256 Кбайт Flash и 64 Кбайт SRAM. Для обмена данными доступны восемь каналов DMA, CAN FD, I3C, SPI, UART, SENT и BiSS-C. В моторных применениях задействуются QEI и специализированный resolver-to-digital блок. Производитель также заявляет выполнение операций sin/cos за 20 нс, что ориентировано на координатные преобразования в FOC, хотя независимые бенчмарки пока не опубликованы.
Актуальная errata для ревизии A1 требует внимания при проектировании силовой части. В ней перечислены двойное применение PCI override, отсутствие некоторых триггеров АЦП в LLC-режиме и аномалия active override на выходе PWML. Документ также фиксирует ограничения I3C, DMA и SPI, а при определенном совпадении обработки прерывания с инвалидацией PBU/cache возможно зависание CPU. Температурная проблема ранней ревизии A0 устранена в A1, но варианты с верхней границей +125 °C и +150 °C пока обозначены как планируемые.
Для проверки контроллера доступны модуль EV22K90A, совместимый с моторными платформами на 48 В и 230 В, и универсальный EV02E57A для dsPIC33 Curiosity Platform. Публичных измерений джиттера PWM, ENOB и SNR АЦП, задержки компараторов и полосы замкнутого контура пока нет, поэтому предельные скоростные параметры остаются спецификациями производителя.