Настоящий 45-spin CMOS Ising-чип испытали как робототехнический сопроцессор
45 полносвязных спинов оказались достаточны для аппаратного поиска коротких путей и распределения целей в небольшой группе роботов. На этих подзадачах авторы препринта получили до 8000-кратной разницы в оценке энергии относительно CPU-базиса, однако полный маршрутный конвейер остался медленнее классического решения. Ограничение задают диапазон связей от −7 до +7 и необходимость дробить каждую задачу под бюджет спинов.
Группа University of Minnesota испытала 45-спиновый CMOS Ising-ускоритель в конвейере планирования для нескольких роботов и целей. Вместо демонстрации абстрактного QUBO-решателя работа разбирает весь путь от сеточной карты до маршрутов: поиск пути, распределение целей между роботами и построение порядка посещения. Препринт пока не проходил рецензирование, однако ценность эксперимента в том, что ограничения кристалла включены в постановку задачи, а не вынесены за скобки.
На плате установлены четыре Ising-чипа с двумя ядрами на каждом, всего восемь параллельных solver core. Одно ядро содержит 45 полносвязных спинов; локальные поля h_i и коэффициенты связей J_ij задаются целыми числами в диапазоне от −7 до +7. Этого резко мало для прямых формулировок робототехнических задач. Даже компактная cell-based модель пустой сетки 10×10 требует 100 бинарных переменных. Позиционная TSP-задача на семь целей занимает 49 переменных, а прямая mTSP-модель для трёх роботов и 12 целей разрастается до 432.
Отображение на кристалл строится как отдельный вычислительный слой. Крупные коэффициенты раскладываются приёмом spin merging, связи квантуются несколькими способами, а переменные фиксируются с ветвлением по оставшемуся бюджету. В частности, 49-переменный фрагмент превращается в 16 вариантов по 45 спинов: четыре переменные перебираются во всех состояниях, остальные загружаются в ускоритель. Host-процессор формирует подзадачи, декодирует состояния спинов, отбрасывает недопустимые ответы, оценивает кандидаты и сшивает результат в маршрут.
Физический Ising-чип применялся для pathfinding и target sharing. В тестах на синтетических сетках 10×10 с 20% препятствий для поиска пути получено 996 успешных ответов из 1000. Авторы приводят медианную энергию 14 мкДж против 523 мкДж у A* на host CPU, то есть около 37 разницы. По задержке картина обратная: накопленное время отжига составило 1.6 мс, тогда как A* завершался за 35 мкс.
Для распределения целей медиана составила 20 вызовов ускорителя и 9 мкДж против 73 мДж в CPU-оценке для выбранного алгоритма SSA. Отсюда появляется заявленная величина до 8000×, однако она относится к узкой части планировщика. Энергия одного аппаратного вызова вычислена как 50 мкс при 9 мВт, или 0.45 мкДж. CPU-энергия получена через время выполнения и оценку 15 Вт на физическое ядро. В расчёт ускорителя не входят декомпозиция, mapping, проверка ограничений, оценка кандидатов и stitching на host-системе.
Построение тура выявило наиболее жёсткое ограничение: one-hot ограничения TSP требуют связей, которые плохо укладываются в диапазон коэффициентов чипа. Прямые аппаратные выборки часто декодировались в недопустимые перестановки. Поэтому этот этап исполнялся логическим Tabu backend с тем же лимитом в 45 спинов, а время и энергия чипа для него экстраполировались по числу логических вызовов.
В полном сценарии гибридный конвейер выдал медианную стоимость маршрута 32.0 против 28.0 у сильного классического pipeline, что соответствует разрыву 9.1%. Авторы сообщают 3.07 мДж против 399 мДж, около 130-кратной разницы по их методике, при задержке 341 мс против 27 мс. Результат очерчивает роль такого железа довольно узко: кристалл генерирует дешёвые кандидаты для малых локальных оптимизаций, а логика постановки, допустимости и глобального маршрута остаётся на обычном процессоре.