Три настольные платы собрали живой RISC-V-полигон для HPC

Для разработчика научного кода момент истины наступает после сборки программы: задача должна пережить много потоков, векторные инструкции, память и обмен данными с соседними машинами. В Эдинбурге для этого уже есть отдельная RISC-V-среда, где эксперимент можно поставить на физических 64-ядерных процессорах, а не на FPGA-модели или одиночной девплате.

От настольной платы к научному узлу

Три узла Milk-V Pioneer построены на SOPHGO SG2042 с 64 ядрами XuanTie C920 каждый. На каждом установлено по 128 ГБ DDR4, PCIe 3.0 SSD ёмкостью 1 ТБ и два 10GbE-интерфейса. Получается 192 ядра и 384 ГБ RAM, доступные как часть исследовательской инфраструктуры ExCALIBUR при University of Edinburgh. Страница статуса отдельно показывает все три Pioneer как заведённые хосты rvc24, rvc25 и rvc26.

Один ISA, два поколения векторов

Именно такой масштаб меняет характер вопросов. Можно переносить scientific и data-science код, смотреть на поведение OpenMP и MPI, ловить ошибки в toolchain, сравнивать автovectorization и наблюдать, где расчёт перестаёт упираться в арифметику и начинает ждать данные из памяти. Топология сети, планировщик задач и режим MPI-масштабирования между Pioneer в опубликованном описании не раскрыты, поэтому называть эту тройку готовым производственным кластером преждевременно. Это рабочая экспериментальная площадка, где такие свойства можно исследовать.

Шестьдесят четыре ядра ждут DDR

Рядом с Pioneer стоят два Milk-V Jupiter на восьмиядерном SpacemiT K1/M1 и Banana Pi BPI-F3 на SpacemiT K1. У этих машин заявлен RVV 1.0; C920 в SG2042 работает с прежней редакцией RVV 0.7.1. Для программиста это очень содержательная неоднородность: исходный алгоритм может быть одним, но векторные бинарники, набор доступных расширений и результаты работы компилятора уже требуют раздельной проверки.

Такой разлом полезнее гладкой витрины с одинаковыми узлами. Стенд позволяет увидеть переход экосистемы RISC-V в железе: старшие многоядерные машины уже способны кормить реальную многопоточную нагрузку, а новый векторный ISA приходит на более компактных платах. Здесь становятся видны несовместимости, которые легко потерять за одной итоговой цифрой производительности.

Опубликованные исследования SG2042 хорошо показывают, зачем этому стенду нужны настоящие научные задачи. В тестах RAJAPerf процессор заметно опережал доступные тогда RISC-V-системы на ядро, однако тестовые x86-платформы в среднем оставались быстрее в многопоточном режиме. В работе с NAS Parallel Benchmarks SG2042 особенно терял темп на нерегулярных и memory-bound нагрузках: ограничение создаёт подсистема памяти, а не число ядер на спецификации.

Это честная и ценная сцена для RISC-V HPC. Архитектура уже вышла из мира демонстрационных soft-core, но её зрелость определяется не паспортным количеством C920. Её определяют пропускная способность DDR, кэши, версия RVV, качество компилятора и то, сможет ли прикладной код извлечь из всего этого вычисления.

Стенд существует с 2022 года, а теперь получил обновлённую подробную инвентаризацию оборудования. Доступ к инфраструктуре заявлен бесплатным, однако требует обращения и регистрации у команды проекта.