Agilex впустила постквантовую криптографию в первую секунду жизни FPGA
У FPGA есть необычно уязвимый момент: в начале каждой загрузки она ещё пуста. Внешняя память подаёт конфигурационный образ, и кристалл должен до запуска пользовательской логики проверить его подлинность. Ошибка в этой первой проверке даёт атакующему возможность подменить будущую схему целиком — вместе с контроллерами, интерфейсами и алгоритмами внутри неё.
Altera объявила поддержку PQC-enabled secure boot для Agilex 3 и поддерживаемых устройств Agilex 5. Поток подготовки защищённой конфигурации связан с Quartus Prime Pro 26.1.1. Смысл новости не в том, что в fabric предлагают собрать очередной криптоускоритель. Постквантовая проверка заявлена в домене загрузки, которым управляет выделенный Secure Device Manager, SDM.
Пока FPGA ещё ничего не вычисляет
SDM существует отдельно от пользовательской логики и получает приоритет на ранних этапах старта. В документации Agilex 5 он отвечает за аутентифицированную конфигурацию FPGA и загрузку HPS в SoC-вариантах. Там же перечислены шифрование и аутентификация bitstream, provisioning ключей, хранение ключевого материала через PUF, attestation, anti-tamper-функции и hardened crypto engines. Для Agilex 3 страница семейства прямо называет PQC native boot возможностью SDM.
Это меняет модель угрозы для установки, где FPGA живёт дольше типичного IT-оборудования. Промышленный контроллер, радиомодуль, измерительная стойка или ускоритель на производстве способны проработать 15–20 лет. За этот срок может устареть алгоритм подписи, которым сегодня удостоверяют образ конфигурации. Сам кристалл, плата и прошивка при этом могут оставаться полностью пригодными.
Известна граница, скрыта реализация
Защищённая загрузка всегда была воротами между физической памятью конфигурации и работающей аппаратурой. Постквантовый вариант пытается заранее продлить криптографическую стойкость этих ворот. Это особенно естественный ход для FPGA: её прикладная схема меняется образом конфигурации, а корень доверия остаётся в выделенном управляющем блоке. Altera также заявляет возможность последующих security enhancements через software и firmware, хотя конкретный механизм обновления для PQC boot в открытых материалах не раскрыт.
Долгая жизнь требует сменяемой криптографии
У публичного анонса есть существенная инженерная недосказанность. Altera не назвала алгоритм, набор параметров, размеры ключей и подписей, задержку проверки, энергопотребление или площадь логики, занятую PQC-проверкой. Нет и схемы, которая показала бы, где именно проходит граница между неизменяемой аппаратурой, прошивкой SDM и инструментальным потоком Quartus. Поэтому нельзя утверждать, что внутри secure boot работает ML-DSA, ML-KEM либо иной стандарт NIST.
Отдельно доступный партнёрский блок KiviPQC-KEM здесь не является доказательством внутренней архитектуры SDM. Это самостоятельный IP для ML-KEM с AXI4-Lite и программными драйверами; он решает задачу инкапсуляции ключа, тогда как старт FPGA прежде всего требует аутентифицировать образ. Смешивание этих двух продуктов превратило бы аккуратную новость о платформенной защите в выдуманный криптографический benchmark.
У Agilex 5 публичные заявления о PQC secure boot уже появлялись в 2025 году для D-Series. Анонс от 8 сентября расширяет и закрепляет позиционирование вокруг Agilex 3 и Agilex 5, а не открывает внезапно измеренный новый криптопримитив. Самое интересное здесь — сдвиг места, где думают о криптостарении. Оно начинается до первой инструкции процессора и до первого такта пользовательской схемы: в проверке файла, из которого FPGA только собирается стать устройством.
Пока нет независимых измерений и описания реализации, эту функцию следует воспринимать как заявленную capability платформы, а не как доказанную характеристику стойкости или производительности. Но сама архитектурная ставка ясна: конфигурационный образ перестал быть просто файлом для старта. Для оборудования с десятилетним сроком службы он становится объектом, чья криптографическая биография должна пережить остальную систему.