NXP MCX A5 заводит постквантовый boot в однопарную Ethernet-шину

У полевого устройства на длинной промышленной линии есть неприятная двойная роль: оно одновременно является простым датчиком или приводом и сетевым узлом, через который можно добраться до всей установки. Поэтому идея NXP в MCX A5 выглядит цельно: провести Ethernet по одной паре, а доверие к стартующему коду встроить рядом с контроллером линии.

Старший MCXA577 объединяет 10/100 Ethernet MAC с цифровым 10BASE-T1S PHY. Это часть, которая формирует цифровое представление физического уровня, однако к кабелю кристалл напрямую не подключается. Для однопарной шины нужен внешний аналоговый PMD TJF1410; он соединяется с MCU по OA 3-pin interface. В заявленной конфигурации PMD рассчитан на сегмент до 100 м и до 32 узлов, а также поддерживает OA TC14 topology discovery. Иными словами, контроллер получает возможность участвовать в многоточечной линии и диагностировать её топологию, но разводка всё ещё требует отдельного трансивера, кабельных ограничений и аккуратной работы с физикой сегмента.

Вторая половина замысла относится к времени жизни оборудования. MCX A5 несёт EdgeLock Accelerator с TRNG, KeyStore, AES-256, SHA-2 и блоками открытого ключа для ECC/RSA. В fact sheet NXP заявлен hybrid PQC secure boot: загрузочная цепочка может сочетать привычную криптографию с постквантовыми алгоритмами. Производитель также заявляет PQC-based hardware root of trust, защищённую аттестацию и аутентификацию отладочного доступа. Это пока характеристики preproduction-семейства, а не опубликованные результаты независимого аудита или замеры времени PQC-операций.

Собственно MCU построен на Cortex-M33 до 240 МГц; для старших вариантов указаны до 2 МБ двухбанковой Flash с ECC и read-while-write, до 640 КБ SRAM, USB 2.0 High Speed с интегрированным PHY, CAN FD и набор последовательных интерфейсов. Сетевая история относится именно к MCXA577: в таблице NXP у MCXA557 Ethernet MAC и 10BASE-T1S DPHY отсутствуют. Этот нюанс важен для закупки, поскольку название семейства не заменяет проверку конкретного артикула и корпуса.

NXP уже поставляет образцы и ожидает широкую доступность в IV квартале 2026 года. Полного публичного reference manual пока нет, а параметры помечены как способные измениться. Тем не менее сама архитектура показательна: защищённая загрузка перестаёт быть отдельной надстройкой над полевым контроллером и входит в тот же проект, где выбирают PMD, длину однопарной линии и число устройств на шине.

Источники
NXP Semiconductors, «NXP Simplifies Secure Industrial Connectivity with New MCX A5 MCUs», 18 августа 2026: https://www.nxp.com/company/about-nxp/newsroom/NW-NXP-SIMPLIFIES-INDUSTRIAL-MCX-A5-MCU
NXP Semiconductors, страница семейства MCX A5: https://www.nxp.com/products/MCX-A5
NXP Semiconductors, MCX A5 Family Factsheet, 17 августа 2026: https://www.nxp.com/docs/en/fact-sheet/MCXA5FS.pdf
NXP Semiconductors, страница PMD-трансивера TJF1410: https://www.nxp.com/products/TJF1410