Adiuvo Explorer провела четыре GTH-линии на 12.5 Гбит/с через сквозные переходы
Adiuvo Engineering проверила четыре GTH-трансивера платы Explorer на скорости 12.5 Гбит/с. В тесте IBERT с последовательностью PRBS31 каждый канал передал около 2.027×10^11 бит, при этом аппаратные счётчики ошибок сохранили нулевые значения. Loopback проходил через FPGA, разводку платы, разъёмы SYZYGY или QSFP, внешний адаптер и обратный тракт.
Explorer построена на Artix UltraScale+ AU7P в корпусе FCVA289 с шагом шаров 0.5 мм. Для fan-out разработчики выбрали смещённые обычные сквозные переходы, отказавшись от HDI и микропереходов. Такой подход связан с целевой ценой платы $99 и представляет особый интерес именно на 12.5 Гбит/с, где частота Найквиста достигает 6.25 ГГц, а паразитная ёмкость площадок и индуктивность via уже заметно влияют на канал.
По данным электромагнитного моделирования E3 Designers, дифференциальные потери полного тракта на 6.25 ГГц составляют примерно 3.0–3.04 дБ. Модель извлекалась из ODB++ и включала области BGA, переходы и разъёмы; расчёт выполнялся до 30 ГГц. Разработчик также сообщает, что IBIS-AMI-модель с GTH и S-параметрами корпуса прошла маску AMD UG1183 с запасом.
В опубликованном eye scan IBERT открытая область получила значение 3776, горизонтальное раскрытие составило 55.56% UI. Это внутренний статистический глаз на стороне приёмника после работы эквалайзера. DFE был включён, дифференциальный размах задан на уровне 873 мВ, предыскажение до и после основного символа не применялось. Скан характеризует совместную работу PCB, аналогового тракта GTH и адаптивной коррекции; форму сигнала на BGA-шарах по нему определить нельзя.
Показанное Vivado значение около 4.93×10^-12 соответствует расчёту 1/N с одной гипотетической ошибкой. Фактически зарегистрированных ошибок в этом интервале не было. Для 2.027×10^11 проверенных бит односторонняя верхняя граница BER при доверии 95% составляет примерно 1.48×10^-11 на линию. Объединение статистики четырёх сопоставимых независимых каналов даёт около 3.7×10^-12. Подтверждение уровня 10^-12 при том же доверии требует примерно 3×10^12 бит с нулём в счётчике.
После IBERT на плате запустили Aurora 64B/66B loopback на 12.5 Гбит/с. Захват ILA показывает активные channel_up и lane_up при снятых hard_err и soft_err. Exostiv также установил соединение с четырьмя трансиверами и выполнил захваты, что соответствует суммарной сырой line rate 50 Гбит/с.
Результат подтверждает успешный bring-up конкретного прототипа и полного loopback-тракта. Публикация не содержит стек слоёв, тип ламината, длины пар, размеры антипадов, остаточные via stubs, TDR/VNA готовой платы и статистику нескольких экземпляров. Поэтому измерение пока описывает одну реализованную геометрию и не задаёт производственный разброс серийных PCB.