Как проверить новую FPGA-логику за секунду, не собирая bitstream? В тракте DVB-S2 один поток отсчётов одновременно проходит через обычный блок GNU Radio и через RTL-модель, скомпилированную Verilator. Их выходы сходятся или расходятся прямо внутри знакомого DSP-flowgraph — ещё до synthesis, place-and-route и платы. →
Антенна отдаёт АЦП один поток с десятками миллионов отсчётов в секунду, а FPGA должна вырезать из него отдельные узкие окна: здесь FT8, рядом WSPR, дальше CW-сканер. Автор проекта задумал КВ-приёмник, где новый канал создают прошивкой, словно добавляют ещё один радиотракт внутрь платы. →
Pico 2 W соединён с телевизором восемью GPIO, и телевизор принимает 1920×1080@30. Полный RGB888-кадр занял бы 5.93 MiB — примерно в 12 раз больше всех 520 kB SRAM RP2350. Поэтому прошивка хранит компактное описание строк, разворачивает очередную строку ровно перед развёрткой и сразу отправляет её в TMDS-тракт. →