RTG4 получила DSP-reference с 127-tap FIR, но 100 МГц — лишь домен такта

Космическая FPGA на этой демонстрации сначала получает от компьютера пачку из 1024 отсчётов по UART со скоростью 115200 бод. Затем внутри кристалла сигнал проходит через 127-отводный FIR, его спектр считает 256-точечный FFT, а GUI рисует результат. Сцена выглядит скромнее, чем «DSP-тракт на 100 MS/s у АЦП», зато именно в такой форме Microchip выпустила обновлённый reference design AN4753 для радиационно-стойкой flash FPGA RTG4.

В этом и состоит полезная инженерная находка документа: он показывает, сколько настоящей обработки можно уложить в защищённую от радиационных сбоев ткань FPGA, не выдавая лабораторный интерфейс за бортовой поток данных. FIR работает со знаковыми 16-битными входами и коэффициентами. Коэффициенты перезагружаются во время работы, поэтому одна собранная прошивка может стать фильтром нижних, верхних, полосовых или режекторных частот. Архитектура CoreFIR задана как single-rate fully enumerated transposed filter с использованием симметрии коэффициентов.

Число «100 МГц» в интерфейсе GUI и схеме тактирования относится к домену, который формируется из 50-МГц RC-генератора. Это достаточная причина внимательно смотреть на проект, однако документ не публикует timing closure, измеренный Fmax, латентность и непрерывный streaming-тест. UART физически не может подавать отсчёты с такой скоростью. Поэтому AN4753 следует читать как референс конфигурации IP, RTL-обвязки и распределения ресурсов, а не как отчёт об измеренной пропускной способности ADC→FIR→FFT.

Для конкретной сборки под RT4G150/RT4G150L фильтр забирает 64 из 68 задействованных MACC-блоков, ещё четыре занимает FFT. Вся демонстрация расходует 5745 LUT, 8693 DFF и 12 блоков RAM1K×18. На кристалле с 462 MACC это оставляет большую часть умножителей для цифрового гетеродина, децимации, коррелятора, нескольких каналов либо прикладной логики прибора. Именно здесь появляется будущий сценарий космического приёмника: после АЦП фильтр может сузить интересующую полосу и уменьшить объём данных перед буферизацией или передачей в бортовую систему. Сам AN4753 такой непрерывный тракт не реализует.

Обновление от августа 2026 года относится к документации и design files, а не к новой архитектуре RTG4: базовый demo существовал ещё под именем DG0630. Текущая revision C переносит проект на Libero SoC v2026.1. Тем ценнее, что Microchip сохранила воспроизводимый пример вместо рекламной диаграммы. Архив design files позволяет открыть проект, посмотреть, где заканчивается FIR и начинается сервисная обвязка, заменить тестовые векторы своими и проверить разрядности на целевом сигнале.

В документе оставлена и важная шероховатость: при некоторых сочетаниях параметров FFT-график получает glitches, поскольку в путь визуализации попадают частичные данные с выхода FIR. Производитель связывает эффект с plotting path и предлагает подобрать разрядность FIR-output/FFT-input и поправить RTL. Для flight-проекта это ровно тот участок, который придётся закрывать собственными тест-векторами, анализом переполнений и временной верификацией.

Источники

Microchip Technology, AN4753: RTG4 DSP FIR Filter Application Note, revision C, август 2026: https://ww1.microchip.com/downloads/aemDocuments/documents/FPGA/ApplicationNotes/ApplicationNotes/microchip_rtg4_fpga_dsp_fir_filter_demo_guide_dg0630_v7.pdf

Страница AN4753 и архив design files от 17 августа 2026 года: https://www.microchip.com/en-us/application-notes/an4753

Страница семейства RTG4: https://www.microchip.com/en-us/products/fpgas-and-plds/radiation-tolerant-fpgas/rtg4-radiation-tolerant-fpgas