RFSoC4x2 выгнал 2.46 ГГц IQ-полосы в сеть со скоростью 73.4 Гбит/с
У широкополосного SDR есть неприятный физический момент: АЦП уже видит эфир, FPGA успевает обработать отсчёты, а компьютер за пределами платы не успевает их забрать. Если поток надо наблюдать в GNU Radio, писать или скармливать GPU, сеть, память и упаковка выборок становятся частью радиоприёмника. На GRCon 2026 команда StrathSDR показала открытый тракт для RFSoC4x2, который передал IQ с полосой 2.4576 ГГц через 100GbE и QSFP28 со средней скоростью 73.4 Гбит/с.
73.4 Гбит/с — это не скорость АЦП
Это измерение относится к приёмному пути и конкретной конфигурации: децимация равна 2, комплексный поток содержит I и Q, а каждый компонент несёт 16 бит. У самого RF-ADC расчётный выходной поток составляет 78.6432 Гбит/с: 2.4576 Гвыб./с умножаются на две компоненты и на 16 бит. Исходные 14-битные отсчёты дополнены двумя битами при упаковке. Разница между этой величиной и 73.4 Гбит/с показывает цену packetisation, сетевой передачи и реального тракта, а не второй независимый RF-канал.
Плата отправляет отсчёты UDP-пакетами через Xilinx CMAC и QSFP28. В слайдах указан payload jumbo frame до 9000 байт: крупные кадры уменьшают долю заголовков и частоту обработки пакетов на хосте. В репозитории проекта опубликован reference design для RFSoC4x2; стенд включает Mellanox MCX515A-CCAT. Такая связка превращает FPGA в сетевую карту, которая получает данные прямо от конвертера, минуя попытку сначала уложить гигагерцовый поток в обычную шину периферии.
Почему здесь нужны jumbo frames и QSFP28
Поток масштабируется ожидаемо: авторы получили 36.81 Гбит/с для 1228.8 МГц, 18.41 Гбит/с для 614.4 МГц и 9.202 Гбит/с для 307.2 МГц. Это полезнее одиночного рекорда: архитектура сохраняет смысл и для более умеренных полос, где можно выбирать между скоростью, вычислительной нагрузкой и числом одновременно обрабатываемых трактов.
Новая ревизия замыкает и обратное направление. На схеме RF-DAC получает данные из сетевого входа, а программируемая логика содержит DUC/DDC, маршрутизацию и путь в PL DDR через DMA. DDR здесь нужна для коротких захватов: событие можно поймать на скорости АЦП даже в ситуации, где сервер не способен принимать такой поток бесконечно. Управление вынесено в PYNQ.remote и gRPC; с хоста можно загружать overlay, обращаться к MMIO и менять параметры RFDC, частоты DUC/DDC и маршрутизацию.
Приёмник, передатчик и рекордер на одной плате
Это ещё не готовое обещание lossless-захвата на любой рабочей станции. Авторы не опубликовали длительность прогона, packet-loss rate, загрузку CPU/GPU и NIC, распределение задержек или метод усреднения. Но сама демонстрация хорошо фиксирует сдвиг масштаба: при полосе в несколько гигагерц вопрос «какой у SDR тюнер» уже неотделим от вопроса «куда за секунду исчезают почти десять гигабайт отсчётов». RFSoC4x2 показывает архитектуру, где ответом служат FPGA, 100GbE и отдельная память для тех моментов эфира, которые нельзя пропустить.