SDR за $50: quadrature sampling, Si5351, STM32 по дороге и 20 МГц через USB 2.0
Двухканальный АЦП на 20 MSPS позволил самодельному SDR одновременно принять весь FM-диапазон, хотя цифровая часть тракта сводится к USB-контроллеру класса FX2LP. Квадратура здесь формируется коммутируемым аналоговым ключом SN74CBTLV3253 и парой тактов Si5351 со сдвигом 90°. Предельный режим упирается в поток до 320 Мбит/с до учёта накладных расходов USB 2.0.
На конференции Hackaday Europe 2026 Anders Nielsen показал SDR-приёмник с заявленной стоимостью компонентов менее $50 и комплексной полосой до 20 МГц. В опубликованной демонстрации устройство одновременно принимало FM-вещательный участок спектра. Конструкция интересна прозрачной сигнальной цепью: преобразование в I/Q, удержание заряда, буферизация, оцифровка и передача в ПК выполнены отдельными доступными узлами.
Входной узел построен на SN74CBTLV3253, двухканальном аналоговом FET-мультиплексоре 4:1. В такой роли микросхема периодически подключает входной RF-сигнал к накопительным конденсаторам по четырём фазам. Два тактовых сигнала от Si5351 имеют одинаковую частоту и сдвиг 90°, поэтому накопленные напряжения соответствуют ортогональным компонентам I и Q. Это quadrature sampling detector: частота настройки задаётся коммутирующим тактом, а после выборки полезный сигнал переносится в низкочастотную комплексную область.
Ключевой смеситель оставляет на конденсаторах заряд, который требуется быстро и аккуратно прочитать. Между ними и АЦП установлен ADA4891. ОУ рассчитан на полосу 220 МГц при единичном усилении, имеет скорость нарастания 170 В/мкс и заявленное установление до 0.1% за 28 нс. Эти паспортные цифры сами по себе не описывают динамический диапазон приёмника, но объясняют выбор быстрого буфера для двух синхронных каналов.
Оцифровку выполняет HT9201A: два 10-битных канала с частотой до 20 MSPS, ориентированные на согласованные I/Q-тракты. Здесь 20 MSPS следует отличать от гарантированной аналоговой полосы всего приёмника. При дискретизации I и Q по 20 MSPS теоретически получается комплексная полоса шириной 20 МГц, от −10 до +10 МГц относительно частоты настройки. Реальный край полосы определяется потерями ключа, паразитными ёмкостями, работой буфера, фильтрацией и стабильностью тактов.
Поток в компьютер передаёт контроллер, совместимый с FX2LP. Для режима 20 MSPS при 8-битных отсчётах два канала создают 320 Мбит/с сырых данных. Режим 10 MSPS при 10 битах требует 200 Мбит/с. USB 2.0 High-Speed имеет скорость линии 480 Мбит/с, однако полезная скорость ниже из-за пакетизации, служебного трафика, DMA и особенностей прошивки. Поэтому выбор между шириной спектра и разрядностью здесь определяется интерфейсом столь же заметно, как параметрами АЦП.
Проект развивался последовательно: от приёма через звуковую карту с полосой 44.1 кГц к двухканальному АЦП STM32 примерно на 200 кГц, затем к специализированному двухканальному преобразователю на 20 MSPS. Такой путь позволил отдельно проверить работу QSD и цифровой обработки до появления скоростного интерфейса.
Заявленные характеристики пока не подкреплены опубликованными измерениями чувствительности, SFDR, интермодуляции, подавления зеркального канала и амплитудно-фазового дисбаланса. Автор отмечал неравномерность АЧХ, требования к фильтрации, джиттеру и синхронизации. Анонс конференции также упоминал работу до 3 ГГц, однако в показанной реализации широкополосный входной смеситель и LNA оставались дальнейшими задачами. Ценность прототипа состоит в доступной архитектуре, где ограничения квадратурного приёма можно измерить на каждом физическом узле тракта.