Lattice везёт на FPGA Conference Europe доклады про SDR, MIPI→USB 3.2 и FPGA-безопасность
На FPGA Conference Europe 2026 Lattice вынесла low-power FPGA в радиотракт, видеошлюз и аппаратный контур доверия. Самая предметная часть программы описывает цепочку MIPI CSI-2 → RAW → debayer → RGB → UVC через CrossLinkU-NX. Для SDR заявлены RF-интерфейсы, DSP, память и пассивное охлаждение, однако численные результаты пока не опубликованы.
FPGA Conference Europe 2026 в Мюнхене завершилась серией докладов Lattice о SDR, видеопайплайнах и доверенной периферии. Конференция проходила с 30 июня по 2 июля. Новых кристаллов, даташитов или готовых референс-плат на мероприятии не представлено, однако программа хорошо фиксирует прикладные направления для семейства low-power FPGA.
Сессия Unlock Next-Gen SDR Design for SWaP-C using Lattice FPGAs прошла 1 июля. В описании заявлены сопряжение FPGA с RF-компонентами, использование встроенных DSP- и memory-ресурсов, а также тепловая конструкция, рассчитанная на работу при экстремальных температурах с пассивным охлаждением. Это указывает на типичную роль ПЛИС между преобразователями и базовой обработкой: захват потоков I/Q, цифровое преобразование частоты, фильтрация, буферизация, синхронизация и выдача данных в процессорный домен.
Технических параметров SDR-стенда программа не раскрывает. Отсутствуют названия FPGA и RF-трансиверов, полоса сигнала, частота дискретизации, потребление, температурный диапазон, EVM, SFDR и спектры. Поэтому тезисы о SWaP-C пока характеризуют целевую архитектуру, а не измеренную характеристику конкретной радиоплатформы.
Гораздо яснее описан видеодоклад MIPI CSI-2 to USB 3.2 Video Pipeline with CrossLinkU-NX, состоявшийся 2 июля. Его провёл Benjamin Mecke из Arrow Central Europe. Конвейер принимает поток от датчика по MIPI CSI-2, извлекает RAW-кадры, выполняет debayer, формирует RGB и передаёт видео на ПК по USB Video Class. UVC позволяет хостовой системе использовать стандартный класс устройства, что избавляет проект от специализированного драйвера отображения.
Здесь FPGA берёт на себя пересечение сразу трёх временных доменов: высокоскоростного CSI-2, пиксельного тракта обработки и USB-выдачи. Почтими ограничениями остаются пропускная способность USB-режима, буферизация кадров при несовпадении скоростей, задержка debayer и доступная внешняя память. Название USB 3.2 само по себе не подтверждает режим 10 Гбит/с, разрешение сенсора или кадровую частоту: этих данных в программе нет.
Сессия Trusted Resilience Edge: Unified FPGA-TPM for Post-Quantum Cryptography RED & Cyber Resilience Act представила схему с TPM как trust anchor и FPGA-слоем для криптографии и функций устойчивости. В описании фигурируют PQC-ускорение, защита от rollback, фильтрация аномалий и runtime policy enforcement. Та же тема демонстрировалась на Embedded World в марте, а партнёр SEALSQ характеризовал аппаратную реализацию как proof-of-concept. Статус сертифицированного изделия, состав платы и результаты испытаний не раскрыты.
Программа конференции показывает, что Lattice связывает компактные FPGA с потоковой обработкой данных на границе устройства: радиосигналами, сенсорными интерфейсами, преобразованием видеоданных и аппаратным корнем доверия. Публичных слайдов с измерениями и схемами трактов по состоянию на публикацию не обнаружено.