Keysight + WIN: GaN MMIC design flow от кристалла до eval-board
Ошибка первого GaN MMIC tapeout часто возникает в переходе от площадок кристалла к корпусу, PCB и коаксиальному разъёму. Keysight и WIN Semiconductors включили эти уровни в общий маршрут на базе NP 120P GaN PDK и ADS/RF Circuit Simulation Professional. Публичный анонс пока не содержит корреляции электромагнитных расчётов с измерениями готовой сборки.
Keysight и WIN Semiconductors 30 июня 2026 года представили совместный маршрут разработки высокочастотных GaN MMIC, охватывающий моделирование кристалла, 3D-проверку топологии и проектирование внешней оценочной платы. В основу положен PDK WIN NP 120P для среды Keysight ADS и RF Circuit Simulation Professional. Заявленная задача состоит в том, чтобы до отправки фотошаблонов на фабрику проверить электрические связи на границе MMIC, корпуса, PCB и измерительных разъёмов.
Для мощных GaN-узлов эта граница регулярно определяет результат измерений. Паразитная индуктивность выводов корпуса меняет согласование и устойчивость усилителя, металлизация площадок и переходы на подложке платы создают дополнительные резонансы, а земляные via и тепловой путь влияют одновременно на ВЧ-режим и температуру канала HEMT. Расчёт транзисторной схемы с идеальными портами не фиксирует эти эффекты. Полезность общего контура определяется качеством моделей переходов, корпуса, диэлектриков, металлизации и разъёмов, а также согласованностью их опорных плоскостей.
В анонсированный workflow входят on-chip multi-domain simulation, 3D layout с верификацией и разработка off-chip evaluation board. Инструменты Keysight Nexus Connect позволяют оформить последовательность действий в виде исполняемой whiteboard-схемы либо автоматически сформированного Python-кода. Такая оркестрация снижает вероятность ручного рассогласования версий топологии, S-параметров, портов и оптимизационных переменных между кристаллом и платой. Почтий эффект зависит от того, какие именно проверки заведены в маршрут: DRC и LVS для топологии, извлечение паразитных элементов, full-wave EM для критичных фрагментов, thermal-анализ и проверка устойчивости каскада при реальных нагрузках.
WIN и Keysight используют формулировку first-pass tapeout success. Она описывает целевой эффект проектного контура, статистика успешных tapeout в открытом релизе отсутствует. Также не опубликованы S-параметры тестового MMIC, выходная мощность, PAE, линейность, тепловое сопротивление, модели конкретного корпуса и графики simulation-to-measurement. Поэтому оценить абсолютную точность связки NP 120P PDK, EM-моделей и платы пока невозможно.
Сама идея объединённого маршрута выглядит инженерно обоснованной для усилителей мощности, малошумящих каскадов, драйверов и фронтендов диапазонов 5G, спутниковой связи и радиолокации. В таких устройствах eval-board служит частью измерительной системы: её потери, launch-переходы, развязка питания и схема отвода тепла входят в наблюдаемый результат. Следующим техническим подтверждением могли бы стать данные одного изготовленного чипа с одинаковыми reference planes в модели и на векторном анализаторе цепей, включая сравнение S-параметров, компрессии, устойчивости и температуры корпуса при рабочей мощности.
Первичный анонс: https://www.keysight.com/us/en/about/newsroom/news-releases/2026/0630_pr25-076-keysight-and-win-semiconductors-collaborate-to-cut-design-risk-for-high-frequency-rf-components.html