Один бит T/R может разом открыть PA и LNA в фазированной решётке

В импульсном радаре момент смены тракта — это граница между тем, как антенна слушает отражение, и тем, как она сама посылает энергию в эфир. Промахнуться здесь на один регистр опаснее, чем кажется: цифровая команда может выглядеть разумно в логах, пока внешний фронтенд получает несовместимое сочетание bias-сигналов.

Кто владеет моментом переключения

Проект AERIS-10 документирует 10.5-ГГц фазированную решётку с четырьмя ADAR1000, FPGA Xilinx и STM32F746. В release notes для версии v2.0.2-p0-audit автор описал важный архитектурный перенос: переключение приём/передача для каждого chirp якобы забрали у SPI-менеджера STM32 и передали FPGA-блоку plfm_chirp_controller. Тот должен формировать линию adar_tr_x синхронно с радарной последовательностью.

У ADAR1000 эта идея имеет точную физическую причину. Бит TR_SOURCE выбирает, откуда микросхема берёт команду T/R: из SPI-регистра либо с внешнего вывода TR. Бит TR_SPI выполняет другую работу: он выбирает RX или TX, если источником уже назначен SPI. Поэтому запись в TR_SOURCE способна переключить саму схему управления, но не обязана сменить направление тракта. Это два разных действия, хотя названия отличаются всего несколькими символами.

Два похожих бита управляют разными вещами

Datasheet Analog Devices отдельно описывает неприятное следствие SPI-режима. Выводы внешнего смещения PA и LNA следуют битам TX_EN и RX_EN. При единицах в обоих полях микросхема включает оба внешних bias-выхода; внутренние TX- и RX-подсхемы при этом выключаются. Производитель рекомендует не использовать такое сочетание для штатного управления внешним фронтендом. Для платы с отдельными PA и LNA это вполне реальный путь к одновременному пробуждению усилителя мощности и малошумящего усилителя.

Передача владения T/R в FPGA здесь выглядит инженерно естественно. Chirp-контроллер уже живёт в тактовой сетке радара и может выдать фронт в определённый цикл. STM32 должен отправить SPI-транзакцию, дождаться её завершения и пережить вариации прошивки, шин и прерываний. Даже если SPI достаточно быстр для настройки beamformer, он остаётся плохим местом для границы, от которой зависит, какой усилитель подключён к антенне в данный момент.

Архитектурная идея есть, ревизии с ней пока нет

Однако опубликованный тег не подтверждает, что этот рефакторинг действительно попал в релиз. Тег v2.0.2-p0-audit указывает на commit ca8c586, где изменён только файл uv.lock. В diff нет STM32-кода, Verilog, сигнала adar_tr_x или XDC-ограничений. Поэтому заявленные перенос T/R-логики, удаление SPI-функций и цифры timing closure остаются содержимым release notes, а не проверяемым свойством помеченной ревизии.

Неясность усиливает документация самого проекта: одна страница описывает сборки под XC7A200T, тогда как README и спорный релиз говорят о XC7A50T. Это может быть другая ветка или конфигурация, но связь между ними не объяснена. До появления корректного commit или осциллограмм линии T/R новость стоит читать как хорошо поставленную диагностику опасной ошибки ADAR1000, а не как доказательство работающего исправления в AERIS-10.

Проверка опирается на datasheet ADAR1000 Rev. B от Analog Devices, страницу релизов и commit ca8c586 репозитория PLFM_RADAR, README проекта и его implementation log. Техническая семантика TR_SOURCE, TR_SPI, TX_EN и RX_EN подтверждается datasheet; связь заявленного исправления с тегом релиза этой проверкой не подтверждена.