FMC-плата с AD9371 показывает, где SDR упирается в физику RF

У FPGA редко есть собственный радиотракт: ей нужны быстрые цифровые линии, опорная частота и питание, а вся аналоговая физика живёт на дочерней плате. FMC_AD9371 собирает эту границу в компактном модуле. Через один разъём он получает питание и соединение с логикой FPGA, а наружу выводит радиотракты трансивера уровня базовой станции.

В центре платы стоит AD9371. Сам кристалл объединяет два передающих и два основных приёмных канала, observation-приёмники для контроля собственного передатчика и отдельный sniffer path. Его RF-диапазон простирается от 300 МГц до 6 ГГц, а поток выборок уходит в FPGA по JESD204B со скоростью до 6144 Мбит/с на линию. Эта интеграция убирает с системной платы множество преобразователей и интерфейсных микросхем, однако переносит критические решения в обвязку: тактирование, опорные напряжения, раскладку питания и переход между симметричным выводом кристалла и 50-омным миром RF.

Граница между FPGA и аналоговым фронтендом

Граница между FPGA и аналоговым фронтендом

Для JESD204B недостаточно подать «какой-нибудь» клок. Частота задаёт дискретизацию, а её фазовый шум проявляется в спектре оцифрованного сигнала. В схеме такого класса распределитель AD9528 формирует нужные домены синхронизации для трансивера и цифровой части. Производитель указывает для него абсолютный выходной джиттер менее 160 фс на 122.88 МГц при интегрировании от 12 кГц до 20 МГц. Это параметр самой микросхемы в заданном режиме; на готовой плате к нему добавятся генератор, питание, разводка и шум соседних узлов.

50 Ом заканчиваются у балуна

Питание здесь выглядит столь же важным, как RF-линии. AD9371 требует нескольких напряжений с разными требованиями к шуму и последовательности включения, поэтому на модуле работает многоканальный buck-регулятор ADP5054 и локальная фильтрация. Отдельное внимание требует VDD_IF: в разобранной ревизии он приходит с FMC VADJ. Для интерфейса AD9371 допустимы 1.8 или 2.5 В, тогда как подача 3.3 В способна повредить кристалл. Перед первым включением нужно сверить ревизию платы, распиновку carrier-board и реально установленное напряжение VADJ.

50 Ом заканчиваются у балуна

Что схема ещё не доказывает

Приёмные входы AD9371 имеют типичное дифференциальное сопротивление 200 Ом. Антенна, коаксиальный кабель, фильтр и измерительный тракт обычно рассчитаны на 50 Ом. Между ними стоят балуны и согласующие цепи, которые одновременно делают сигнал дифференциальным и преобразуют импеданс. Именно эти детали решают, насколько честно плата работает на выбранной частоте: уровень отражений, потери, развязка каналов и внеполосное поведение нельзя вывести из одного только даташита трансивера.

Широкополосный вариант оценочной платы ADI охватывает 300 МГц–6 ГГц, и производитель прямо указывает на компромисс в RF-параметрах по диапазону. Узкополосный фронтенд может дать более выгодное согласование на своей полосе, но его нельзя безболезненно превратить в тракт для всех частот. Отсюда возникает знакомая архитектура базовых станций: вычислительная BBU остаётся общей, тогда как радиомодуль RU выбирают под полосу, мощность, фильтрацию и антенну.

Что схема ещё не доказывает

Разбор семилистовой схемы полезен для bring-up и проверки инженерных решений, однако он не заменяет измерения готового модуля. Для FMC_AD9371 не опубликованы S-параметры, шумовая фигура каскада, фазовый шум выходного сигнала, EVM или ACLR. Отдельной проверки требуют установленные балуны, цепи observation- и sniffer-входов, а также состав FPGA-проекта. Официальная связка AD9371 с Xilinx ZC706 имеет HDL, Linux-интеграцию и программную поддержку от ADI, но электрическая совместимость конкретной FMC-платы определяется её схемой, VADJ и тактовой архитектурой. В этом и состоит сильная сторона такого разбора: он показывает, где заканчивается обещание «широкополосного SDR» и начинаются конкретные дорожки, конденсаторы, импедансы и осциллограф.