SYSREF: почему когерентный многоканальный АЦП иногда «почти синхронен», но каждый раз по-разному
Один приёмник SYSREF, захвативший импульс на период LMFC позже соседних, оставляет JESD204B-линк работоспособным и добавляет фиксированный межканальный фазовый сдвиг. Analog Devices разобрала этот режим Multi-Chip Synchronization для многоканальных АЦП и трансиверов. Критерий исправной системы оказался статистическим: фаза обязана повторяться после серий reset и полных циклов питания. →
FPGA · 23 июл. 2026 г.