Yosys 0.67: новый SystemVerilog-фронтенд и нормальная сборка под Windows

Yosys 0.67 переводит разбор и elaboration SystemVerilog во встроенный путь `read_slang`, основанный на sv-elab и библиотеке Slang. Релиз также объявляет рабочую сборку в Microsoft Visual Studio вместе с логическим оптимизатором ABC. Главный вопрос теперь лежит в границах синтезируемого подмножества языка на реальных FPGA-проектах. →

z386 догнал ao486: open‑source 80386 на FPGA получил early start memory access

FPGA-ядро z386 подняло производительность Doom с 16.6 до 23.0 FPS на DE10-Nano, сохранив частоту 85 МГц. В основе прироста лежит Early Start: адрес следующего обращения к памяти начинает вычисляться ещё в завершающем такте предыдущей инструкции. Реализация потребовала обойти зависимости регистров и воспроизвести неоднозначность POPAD, характерную для 386DX. →