BenchPod: лабораторный стенд как CI-периферия

В BenchPod v2 один тактовый домен FPGA уже сводит в общий временной ряд ADC, DAC и логический анализатор, а 8 MiB PSRAM принимает захваченные буферы. Прототип на STM32H563 и iCE40UP5K получил Ethernet, аналоговый тракт с SAR АЦП на 1 MSPS и релейную петлю самопроверки. Главный вопрос теперь упирается в реальные ENOB, шум и стабильность калибровки всей аналоговой цепи. →